FPGA器件预布线以及ddr3调试问题汇总与总结

最近公司有一个新项目,方案定的是一款Cyclone V Soc FPGA,用到了两个ddr3,一个挂在Qsys系统的HPS里面,一个挂在Logic的Hard Memory Controller那里,这两周一直在跟硬件配合,一起验证器件的管脚配置是否正确。期间在调试这两个ddr3时遇到了好多问题,网上对这方面的资料也比较少,把这些问题的解决方法记录下来。