高速CMOS钟控电压比较器的设计

本文通过理论和仿真对比较器结构进行了分析,优化预放大电路和比较电路,设计了一种由预放大级、判断级、输出级构成的钟控比较器。把时钟脉冲应用于比较器的设计,极大地提高了比较器的性能和速度,该结构的比较器具有低输入失调电压和低踢回噪声的特点,速度快,精度高,适用于高速Flash ADC电路。