Xilinx FPGA全局时钟和第二全局时钟资源的使用方法 上传者：lcl_61722 2020-08-19 09:00:51上传 PDF文件 65.94KB 热度 36次 目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
