DDR3布局布线规则与实例.pdf

DDR3 在布线中十分重要,它必须考虑阻抗匹配问题,通常单端为 50Ω,差分 100Ω。 图 3 给出了 DDR 及其去耦电容的最终布局,其中左图是顶层布局,右图为底层布局,共计 4 片 DDR3 芯片,顶层、底层各两片。 DDR 应该尽量靠近 CPU,这样可以减小寄生参数和传 播延时。