Verilog设计3 8译码器、8位全加器、四分之一分频器.zip
集成电路作业,Verilog设计3-8译码器、8位全加器、四分之一分频器(时钟周期clk=50ns),内含相对应的测试代码。
下载地址
用户评论
