用于部分并行QC LDPC解码器的高度兼容的循环移位网络

用于设计QC-LDPC解码器的常规方法应用于无线通信标准中使用的固定配置，并且支持的最大扩展因子Z（分层解码的并行度）为固定数。 在本文中，我们研究了循环移位网络，用于解码具有任意Z因子的LDPC码，尤其是用于解码大Z（ZP）码，其中P是解码器并行性。 通过从内存中缓冲P长度切片，并在固定的例程中组合移位的切片，P并行移位网络可以处理Z并行循环移位任务。 实施结果表明，与仅最大P大小数据移位的传统解决方案相比，所建议的用于任意大小数据移位的网络仅消耗一倍的额外资源成本，并且显着节省了面积和路由复杂性。