verilog实现的uart

Name: verilog实现的uart
Rating: 4.5 (44 reviews)
Author: forever528

上传者：forever528 2020-07-22 12:34:11上传 ZIP文件 44KB 热度 44次

verilog的串口程序，可以实现波特率的改变。没有使用状态机。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2020-07-22 12:34:11

如果注释详细点就更好了

verilog实现的uart

verilog的串口程序，可以实现波特率的改变。没有使用状态机。

大小：44KB | 2020-07-22 12:34:11
Verilog 实现的UART通讯

大小：0B | 2019-03-17 00:31:13
UART协议的verilog实现

采用verilog实现的UART协议，仿真通过，并能够通过FPGA实现。非常好！！！

大小：0B | 2019-04-27 03:51:30
verilog实现uart传输

里面有uart首发的模块,适合初学者学习

大小：9.18MB | 2021-01-23 13:50:35
UART实现Verilog版

大小：0B | 2019-04-09 18:28:09
WISHBONE接口的UART Verilog实现

WISHBONE接口的UART（Verilog实现）内部包含说明文档、源代码、测试平台和工程文件学习...

大小：0B | 2019-06-04 14:10:18
uart232的verilog实现

uart串口通讯的verilog实现，代码简单易懂。实现的是通过光纤传输uart协议的内容

大小：0B | 2019-06-03 20:01:19
VERILOG的uart

自己写的uart核很好用

大小：0B | 2018-12-09 14:59:08
UART串行通信Verilog实现

UART串行通信Verilog实现，带代码注释，便于维护和修改，亲测可用~~~

大小：17KB | 2020-07-22 12:34:17
UART verilog仿真实现

UARTverilog仿真实现仿真功能实现

大小：0B | 2019-06-03 20:01:08
verilog程序实现uart收发

串口收发功能，用verilog语言写的，实用fifo作为缓存

大小：0B | 2019-09-20 23:13:31
uart verilog

分模块设计，使用modelsim仿真过，可以实现正确的收发功能，源代码都很齐全。

大小：0B | 2019-09-25 20:08:02
UART VERILOG

用VERILOG 来写的UART串口模块，用了无数次，不用怀疑代码稳定性。收发模块独立！

大小：0B | 2018-12-09 14:59:08
UART verilog

FPGA实现串行接口 RS232，用verilog编写。

大小：0B | 2018-12-09 14:59:10
verilog uart

欢迎分享,uart计数的开发与应用，适合初学者使用，语言简单清晰。

大小：0B | 2018-12-29 03:27:14
Verilog实现的UART IP项目代码

该项目采用Verilog编写，用于实现UART IP功能。IP使用VCS进行仿真验证，可方便地移植到...

大小：413.36KB | 2024-04-13 09:03:02