论文研究 Vinculum Vedic BCD乘法器在高速应用中的高效实现

在我们的日常生活中，十进制乘数在商业，金融和税务应用中起着重要作用。 每个处理器乘数都是决定处理器性能的基本构件。 设计和性能的低延迟BCD乘法器体系结构的研究一次又一次。 本文提出了一种利用文库姆数系统进行BCD乘法的新方法。 所提出的体系结构的关键特征完全使用了一个新的基于ROM的BCD乘法器，该乘法器使用外层数作为操作数。 使用这个一位数字的BCD乘法器，通过使用吠陀垂直交叉线法（Urdhav Triyagbhyam）建立一个N位的BCD乘法器。 我们还使用了我们提出的多操作数VBCD加法器（Vinculum BCD加法器）[我的论文26]来添加部分乘积。 在本文中，我们证明了这种方法是