verilog实现求对数（log） 上传者：zero-day 2018-12-29 09:56:39上传 RAR文件 2.2MB 热度 57次 使用cordic算法实现了verilog求解对数的算法，仿真，工程均经过验证。为了节省资源，采用的是串行cordic的方式，并附上相关文献。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-29 09:56:41 输出结果log_out数据格式怎么看，比如输入4，输出是facaee2？ tangdasong 2025-01-11 00:52:10 将就看吧，还是有点参考意义 jiandehe 2025-01-04 10:07:14 作者还在不，我想问一下这个testbench文件怎么编写呀，我自己写的没有输出结果 dmz_92604_dmz 2025-01-06 06:42:51 结果不对，骗子 发表评论 zero-day 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
输出结果log_out数据格式怎么看，比如输入4，输出是facaee2？
将就看吧，还是有点参考意义
作者还在不，我想问一下这个testbench文件怎么编写呀，我自己写的没有输出结果
结果不对，骗子