在FPGA中用verilog实现开方运算 上传者：kkkloveyou 2018-12-29 09:45:27上传 RAR文件 853.43KB 热度 51次 在FPGA中用verilog实现开方运算 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-29 09:45:28 还不错哦 不错 码姐姐匿名网友 2018-12-29 09:45:28 8位定点数的开方，感谢分享 码姐姐匿名网友 2018-12-29 09:45:28 还可以 有一定参考价值 延时略大 码姐姐匿名网友 2018-12-29 09:45:28 资源很好哦，注释太少 码姐姐匿名网友 2018-12-29 09:45:28 挺详细的，资料还可以 码姐姐匿名网友 2018-12-29 09:45:28 不管怎么样，程序是好用的~~~~~~~~~~~~~~~~ 码姐姐匿名网友 2018-12-29 09:45:28 资源很好哦，注释太少。 发表评论 kkkloveyou 资源：7 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
还不错哦 不错
8位定点数的开方，感谢分享
还可以 有一定参考价值 延时略大
资源很好哦，注释太少
挺详细的，资料还可以
不管怎么样，程序是好用的~~~~~~~~~~~~~~~~
资源很好哦，注释太少。