使用Tanner设计流程设计世界首个瞬时锁定环.pdf

IC设计人员与定义芯片时钟的锁相环(PLL)器件的关系如同一场较量。等待历时一周的锁定时间仿真，处理大型环路滤波器的大尺寸版图封装，还要在设计中解决PLL稳定性问题，这一切都让设计人员举步维艰。InstantaneousTechnologies发明的瞬时锁定环(ILL)技术可让上述所有问题迎刃而解，并且他们已使用完整的Tanner设计流程证明了其IP的可行性。阅读本案例分析，了解他们的成功经验。