山东建筑大学计算机学院数字电路期末资料

多种考试重点代码供你使用3-8译码器： library ieee; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; ENTITY decoder3to8 IS PORT (A2,A1,A0,E3,E2,E1 : IN STD_LOGIC; Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0: OUT STD_LOGIC ); END ENTITY decoder3to8 ; ARCHITECTURE BHV OF decoder3to8 IS SIGNAL A: STD_LOGIC_VECTOR(2 DOWNTO 0); SIGNAL Y: STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN A