JTAG的理论研究和设计实现.pdf

边界扫描技术是符合IEEE规范的一种测试方法，JTAG设计的实现降低了测试的复杂度、提高了质量及缩短面市时问。适合进行超大规模集成电路的 测试。同时，JTAG以采用更小的体积而提供更强的功能的优势，主要应用到集成电路设计和测试验证的开发研究方面，但实现边界扫描技术需要超出铂的附加芯片面积，同时增加了连线数目，且工作速度有所下降，这些问题有待解决。本文通过对JTAG标准和技术内容的研究，对JTAG在SoC器件中的应用结构进行了分析，提出了相应的简化措施，以此为据，设计了可用于芯片测试的嵌入式JTAG模块(IP软核)。所设计的JTAG模块具有结构简单、技术齐全、支持广泛、测试设计