EDA课程设计期末大作业——基于FPGA的数字频率计设计.rar

《基于FPGA的数字频率计设计》 本科时候的EDA课程期末大作业，内含完整报告，代码，PCB和原理图，压缩包是我完整提交给老师的部分。 *利用QuartusII开发软件，使用Verilog程序编写。 频率计的核心测频模块采用了基于FPGA大规模可编程逻辑器件的EDA设计技术，依据自上而下的设计方法，将测频模块按照实现功能的不同划分成了多个子模块，用Verilog程序实现了每个子模块的功能，最后通过顶层设计文件中的元件例化语句将各个模块连接起来形成了测频模块的完整Verilog程序设计。 可以参考