基于verilog HDL的FPGA工程对m序列进行2psk调制解调使用了相干解调包括了testbench文件和测试报告。
基于verilogHDL的FPGA工程，对m序列进行2psk调制解调，使用乘法器进行相干解调，包括了testbench文件，仿真视图，和测试报告。代码没有严格编写，仅供参考，仅支持quartus17.0版本，其他版本请重建IP核。
下载地址
用户评论
