Vivado下verilog除法器(较少资源占用)

Name: Vivado下verilog除法器(较少资源占用)
Rating: 4.5 (75 reviews)
Author: micolbestar

上传者：micolbestar 2020-06-03 18:56:59上传 ZIP文件 400.8KB 热度 75次

减少资源占用的一种除法器，可完成32位整数除法运算，并得出余数。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Vivado下verilog除法器较少资源占用

减少资源占用的一种除法器，可完成32位整数除法运算，并得出余数。

大小：0B | 2020-06-03 18:56:59
verilog除法器

verilog除法器。已经调试。写的不错

大小：0B | 2019-09-09 15:33:57
除法器IP verilog

手写的除法器IP,没有调用vivado IP核,占用资源极少,经测试可用...包含两个verilog...

大小：2KB | 2020-10-19 07:21:34
verilog语言除法器

verilog hdl语言除法器，根据不同要求，有多种实现算法。

大小：0B | 2018-12-20 21:55:51
32位verilog除法器

Verilog hdl 语言编写的32位除法器，使用状态机，实现有符号和无符号

大小：0B | 2018-12-20 21:37:54
高精度除法器verilog

自写的高精度除法器 18位输入36位输出

大小：0B | 2018-12-20 21:54:32
除法器的Verilog实现

包含有符号除法器以及无符号除法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和...

大小：0B | 2018-12-20 21:55:19
verilog N位除法器

已调试通过。修改parameter就可以实现N位除法

大小：0B | 2018-12-20 21:55:12
Verilog写的浮点除法器

用Verilog写的浮点除法器，作为初学者的参考文件！

大小：0B | 2020-05-18 14:14:50
移位除法器

verilog写的移位除法器，最简单的除法器，没有任何优化

大小：0B | 2018-12-20 21:39:17
16位除法器的verilog代码

16位除法器设计，已经通过验证，能直接使用希望对大家有用。

大小：0B | 2018-12-20 21:54:52
FPGA64位除法器Verilog

使用verilog语言,通过移位减方式实现64位除以32位数据的除法器,所需资源少,运算速度约64个...

大小：1KB | 2020-12-02 19:02:36
vhdl除法器

任意正整数的快速除法器属于电子器件技术领域。主要解决现有除法器运算速度慢、元器件多的问题。技术要点是...

大小：0B | 2019-05-28 01:22:07
verilog用减法实现可综合除法器

用verilog实现除法器，减少对timing的影响，用减法实现。适合初学者。

大小：0B | 2019-07-07 22:45:09
fpga的verilog实现的硬件除法器

这是一个被除数和除数参数化可调的verilog些的除法器

大小：0B | 2019-05-28 01:21:34
verilog两种方法实现除法器

基于verilog的两种方法（算法），实现的除法器，可在modelsim和总和软件中总和验证

大小：0B | 2019-04-27 01:34:19