Clock Jitter Effects on Sampling: A Tutorial
Jitter在ADC采样中的影响分析的十分到位，在Analog设计中对PLL的设计及ADC时钟spec的设定非常有参考意义。
下载地址
用户评论
