FPGA快速除法算法与实现
本文提出了一种基于Taylor展开与小规模查找表的除法算
法，将一次除法变为两次乘法操作和一张较小的查找表，在精度允许的范围内可提高运算速度。该方法可用FPGA来实现，具备一定的应用参考价值。此外，本文的设计思路可以推广到其它的一些函数运算(如求平方根)中。
下载地址
用户评论
思路很清晰，不过没有时钟信号。