宜宾学院VHDL课程作业16并行输入转16位同步串行输出 上传者：逍遥轻风 2020-05-15 03:27:51上传 RAR文件 3KB 热度 31次 FPGA输入端口：CLR,CLK,ALE,WR,DATA_P0[7..0],DATA_P2[7..0]; FPGA输出端口：SCLK,SDATA,LD; 16并转16位同步串出 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
