Uart RS232 VerilogFGPA实现

UartRS232VerilogFGPA实现带testbench，实现了串口数据接受口接收一个字节数据后将这一个字节通过输出发送出去，更详细的看读写模块顶级模块如下：moduleUartRs232(clk50M,resetKey,uTx,uRx);`include"infoDefine.v"inputclk50M;inputresetKey;inputuRx;//接受数据outputuTx;//发送数据wireuTx;wire[7:0]readNum;wirereadOkClk,writeOkClk;reg[15:0]clkCount;//最小细