简易电子时钟设计_FPGA_verilog

Name: 简易电子时钟设计_FPGA_verilog
Rating: 4.5 (45 reviews)
Author: u737269699

上传者：u737269699 2019-09-27 22:05:33上传 DOC文件 38.5KB 热度 45次

简易电子时钟设计_FPGA_verilog，内有代码

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

简易电子时钟设计_FPGA_verilog

简易电子时钟设计_FPGA_verilog，内有代码

大小：0B | 2019-09-27 22:05:33
FPGA_verilog秒表设计

基于FPGA的秒表设计代码及解释，使用Verilog编写，对学习数字电路的同学有所帮助

大小：0B | 2019-05-06 16:15:43
FPGA设计电子时钟

利用ALTERA公司的UP3开发板设计电子时钟。利用状态转换模型。包括闰年的判断等。

大小：0B | 2019-09-04 04:55:47
verilog电子时钟

硬件描述语言作业，实现电子时钟设计，VerilogHDL

大小：0B | 2019-07-10 02:29:34
fpga电子时钟

大小：0B | 2019-03-31 02:55:38
电子时钟程序verilog

一个很好的电子时钟，用verilog编写的，可以实现年月日时分秒的自动计时，可以实现年月日时分秒的手...

大小：0B | 2020-04-05 18:26:23
verilog电子时钟代码

verilog电子时钟代码

大小：0B | 2020-01-29 15:32:46
FPGA_Verilog basys2

FPGA_Verilog basys2

大小：1.91MB | 2020-09-04 10:10:42
简易的电子时钟

C#语言编写的一个简易的电子时钟,可供大家学习参考

大小：2KB | 2020-11-06 00:10:34
基于FPGA的电子时钟设计

大小：0B | 2019-01-06 13:31:11
FPGA设计的电子时钟报告

本设计采用的VHDL是一种全方位的硬件描述语言,具有极强的描述能力,能支持系统行为级、寄存器传输级和...

大小：2.32MB | 2020-11-29 17:14:27
基于FPGA的数字电子时钟设计

基于FPGA的数字电子时钟设计,很好用的fpga开发程序，入门级首选

大小：0B | 2019-07-08 12:10:38
电子时钟课程设计电子时钟

电子时钟课程设计，关于微机原理的课程设计，这是关于电子时钟的，内容一般，可以参考。

大小：0B | 2019-04-28 20:55:46
FPGA EDA电子时钟程序设计

本实验代码经自己亲自编写,运行,编译，并在实验板上亲测，具有时，分，秒的调节，时分秒的重置，暂停。利...

大小：0B | 2018-12-25 05:07:51
电子时钟框图VHDL FPGA

Electronic clock block diagram VHDL FPGA

大小：0B | 2019-06-27 08:07:39
电子时钟设计

大小：0B | 2019-01-14 12:14:47