Verilog VHDL硬件描述语言教程 上传者：Danny_Su 2019-09-27 16:50:50上传 RAR文件 3.98MB 热度 57次 VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
