论文研究基于CPLD等精度测频法的数字频率计设计 .pdf

Name: 论文研究基于CPLD等精度测频法的数字频率计设计 .pdf
Rating: 4.5 (27 reviews)
Author: Xieminsen

上传者：Xieminsen 2019-09-26 03:39:41上传 PDF文件 259.33KB 热度 27次

基于CPLD等精度测频法的数字频率计设计，李剑勇，，本文利用ALTERA公司生产的CPLD可编程器件EP1K50QC208-3，基于等精度测频法原理设计实现数字频率计。硬件主要有主板及显示两大模块，软

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

论文研究基于CPLD等精度测频法的数字频率计设计.pdf

基于CPLD等精度测频法的数字频率计设计，李剑勇，，本文利用ALTERA公司生产的CPLD可编程器件...

大小：0B | 2019-09-26 03:39:41
基于CPLD数字频率计的设计

基于CPLD的数字频率计,可以测量精度比较高的信号频率

大小：410KB | 2021-04-24 09:47:58
等精度数字频率计设计

(1) 对于频率测试功能,测频范围为0.1 Hz~70 MHz;对于测频精度,测频全域相对误差恒为百...

大小：213KB | 2020-08-21 10:02:17
CPLD数字频率计的设计

大小：0B | 2019-01-18 21:02:46
基于CPLD的数字频率计

大小：0B | 2019-01-18 21:03:27
基于CPLD的简易数字频率计设计.pdf

基于CPLD的简易数字频率计设计

大小：0B | 2020-05-18 15:13:03
等精度数字频率计.rar

verilog编写的等精度数字频率计,可以实现频率的准确采集,数据通过SPI口传输到上位机

大小：5.27MB | 2021-05-05 07:29:09
数字频率计测频系统毕业设计论文

大小：0B | 2019-02-18 15:20:37
基于FPGA的等精度数字频率计设计

基于FPGA的等精度数字频率计设计2005年10月　　　　　　　　　　　　　　　　　　实　验　科　学...

大小：166.26 KB | 2022-07-25 20:18:23
基于FPGA的等精度数字频率计

基于FPGA的等精度数字频率计，含代码的完整设计

大小：0B | 2018-12-28 11:51:47
采用测频原理的数字频率计

1.采用测频法2.设计一个4位十进制数字显示的数字频率计3.其测量的范围为1~9999KHz

大小：0B | 2019-05-20 10:24:49
数字频率计设计论文

这是我自己的毕业设计论文，数字频率计论文，可不是复制的

大小：0B | 2018-12-28 13:35:39
基于数字频率计的设计

讲述了数字频率计的工作原理以及其各个组成部分,记述了在整个设计过程中对各个部分的设计思路、对各部分电...

大小：1.31MB | 2020-11-29 03:36:06
数字频率计设计

该设计是一个完整的数字频率计，包含原理图和PCB及元件清单。原理图和PCB都是PDF格式的。可作为设...

大小：0B | 2020-02-07 14:25:06
等精度数字频率计源程序

#include"stdio.h"#include"system.h"#include"alt_ty...

大小：260.147 KB | 2023-02-07 16:49:15
数字频率计

本文件是基于51单片机的数字频率计设计论文资料，文档以一次课程设计为背景，最后完美制作出频率计数器，...

大小：0B | 2019-09-27 23:21:51