VerilogAMS实值建模指南.pdf 上传者：Xieminsen 2019-09-04 01:25:36上传 PDF文件 1.02MB 热度 24次 实值建模(RVM)是一种方法，你可以通过它来执行模拟或验证采用离散模拟实值的混合信号设计。这只允许使用模拟该数字解算器，避免了较慢的模拟仿真，实现了密集的验证短时间内混合信号设计。在这种情况下，您需要考虑权衡在仿真性能和精度之间。RVM还提供了链接的可能性与其他先进的验证技术，如基于断言的验证，没有与模拟引擎接口或定义新的语义来处理模拟值。预计您将通过迁移模拟来启用RVMflow模型或晶体管级设计到RVM风格 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 Xieminsen 资源：19548 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
