VHDL实现扰码器设计 上传者：fenghuaxiongdi 2019-09-04 00:42:27上传 RAR文件 34KB 热度 45次 用VHDL实现了扰码器，详细讲解了实现过程，方便大家学习，大家可以通过次程序升入的理解扰码的算法实现过程。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-09-04 00:42:27 不太明白，写的简单了点，有详细说明就好了 码姐姐匿名网友 2019-09-04 00:42:27 资源有问题，不是扰码器而是FFT。 码姐姐匿名网友 2019-09-04 00:42:27 没有系统的个模块的层次关系和功能说明，代码注释也不够，不适合初学者 码姐姐匿名网友 2019-09-04 00:42:27 这个很有用啊，对我很有帮助，多谢~ 码姐姐匿名网友 2019-09-04 00:42:27 怎么没有仿真结果和说明文档啊 发表评论 fenghuaxiongdi 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不太明白，写的简单了点，有详细说明就好了
资源有问题，不是扰码器而是FFT。
没有系统的个模块的层次关系和功能说明，代码注释也不够，不适合初学者
这个很有用啊，对我很有帮助，多谢~
怎么没有仿真结果和说明文档啊