电子设计自动化VHDL万年历设计 上传者：sinat_77236438 2018-12-26 11:31:04上传 RAR文件 764.27KB 热度 25次 使用MAX plus II用VHDL编写的一个万年历，由分频器，秒/分钟计数，小时计数器，天计数器，月计数器，年计数器，时间设定数据选择器，数码管显示输出，数码管显示输出翻页，几部分组成。下载到PFGA中运行成功。 其中显示的第一个位无效 适合于各种课程设计。 下载地址 用户评论 更多下载
