本设计要求设计一个简单的除法器

Name: 本设计要求设计一个简单的除法器
Rating: 4.5 (29 reviews)
Author: a6218608160180

上传者：a6218608160180 2019-09-02 20:30:09上传 DOCX文件 1.04MB 热度 29次

本设计要求设计一个简单的除法器,根据要求采用乘法器BG314与运算放大器3554AM以及外部电源共同实现除法器功能.乘法器用以实现乘法运算

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

本设计要求设计一个简单的除法器

本设计要求设计一个简单的除法器,根据要求采用乘法器BG314与运算放大器3554AM以及外部电源共同...

大小：0B | 2019-09-02 20:30:09
阵列除法器的设计

用元件编写除法器，文件里面有详细的芯片链接和报告模板

大小：0B | 2019-07-10 16:37:47
EDA除法器设计

除法器，在EDA试验中用FPGA实现的。

大小：0B | 2019-07-19 07:18:00
定点除法器设计

大小：0B | 2019-02-28 03:40:25
简单乘法器和除法器的FPGA设计

乘法器的设计思想，其实就是把乘法还原成加法来实现。注意一点，就是进入乘法器的数据和结果数据，要在正确...

大小：0B | 2019-05-14 21:53:16
基于FPGA的除法器设计

基于FPGA的除法器设计，克服简单除法器的缺点进行了适当的改进！

大小：0B | 2019-09-02 20:30:30
Verilog实现一个32位有符号除法器和一个32位无符号除法器

包含DIV、DIVU的v文件以及对应的testbank文件,代码带注释。

大小：3KB | 2021-05-13 20:36:00
基于virelog硬件除法器设计

verilog的16bit除以8bit除法器

大小：0B | 2019-07-18 06:34:50
定点补码一位除法器的设计

定点补码一位乘法器的整体设计包含乘数模块，部分积模块，数据选择器模块和求补模块，数据选择器模块和求补...

大小：0B | 2018-12-28 00:02:40
verilog除法器

verilog除法器。已经调试。写的不错

大小：0B | 2019-09-09 15:33:57
移位除法器

verilog写的移位除法器，最简单的除法器，没有任何优化

大小：0B | 2018-12-20 21:39:17
vhdl除法器

任意正整数的快速除法器属于电子器件技术领域。主要解决现有除法器运算速度慢、元器件多的问题。技术要点是...

大小：0B | 2019-05-28 01:22:07
高速除法器设计及ASIC实现

为提高除法计算的速度,提出了新的基-16算法的高速除法器算法,并以专用集成电路设计方法实现。与MIP...

大小：0B | 2019-05-31 04:05:32
阵列除法器课程设计.zip

用Multism设计阵列除法器，应用计算机组成原理和模拟电子等知识完成课程设计。教材我建议的是《M...

大小：0B | 2020-06-15 19:21:25
FPGA除法器课程设计.docx

.

大小：1.44MB | 2023-01-14 18:16:29
FPGA除法器课程设计.pdf

.

大小：2.23MB | 2023-01-19 07:51:59