基于Verilog的SDRAM控制器 上传者：zxzyw 2019-07-27 11:03:15上传 RAR文件 3.36MB 热度 45次 实验条件：工具：QuartusII6.0,SignalTapIIFPGA：AlteraCycloneEP1C12Q240C8NSDRAM：HY57V283220T-6 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-27 11:03:15 很好，很好，多谢分享 码姐姐匿名网友 2019-07-27 11:03:15 挺好的代码，看了有些启发 码姐姐匿名网友 2019-07-27 11:03:15 很值得，可用性高 码姐姐匿名网友 2019-07-27 11:03:15 不错，很好的代码。。很值得参考。 发表评论 zxzyw 资源：7 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很好，很好，多谢分享
挺好的代码，看了有些启发
很值得，可用性高
不错，很好的代码。。很值得参考。