四位补码加法和减法器(含有设置溢出位和进位) 上传者：chipda 2019-07-24 20:41:59上传 TXT文件 606B 热度 37次 用verilog语言编写的补码加减法器，其中三位数值为，一位符号位。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-24 20:42:00 貌似完全靠综合器实现，综合器不支持的话就抓瞎了。 码姐姐匿名网友 2019-07-24 20:42:00 逻辑上没问题，但是很不适用，太局限了 码姐姐匿名网友 2019-07-24 20:42:00 我不知道这个资源是什么意思？简介可以再详细一点吗？我下载之前一头雾水，下载之后才知道下载错了…… 发表评论 chipda 资源：6 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
貌似完全靠综合器实现，综合器不支持的话就抓瞎了。
逻辑上没问题，但是很不适用，太局限了
我不知道这个资源是什么意思？简介可以再详细一点吗？我下载之前一头雾水，下载之后才知道下载错了……