四位补码加法和减法器(含有设置溢出位和进位) 上传者：chipda 2019-07-24 20:41:59上传 TXT文件 606B 热度 40次 用verilog语言编写的补码加减法器，其中三位数值为，一位符号位。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-24 20:42:00 貌似完全靠综合器实现，综合器不支持的话就抓瞎了。 码姐姐匿名网友 2019-07-24 20:42:00 逻辑上没问题，但是很不适用，太局限了 码姐姐匿名网友 2019-07-24 20:42:00 我不知道这个资源是什么意思？简介可以再详细一点吗？我下载之前一头雾水，下载之后才知道下载错了…… 发表评论
貌似完全靠综合器实现，综合器不支持的话就抓瞎了。
逻辑上没问题，但是很不适用，太局限了
我不知道这个资源是什么意思？简介可以再详细一点吗？我下载之前一头雾水，下载之后才知道下载错了……