VHDL的延时程序 上传者：biruixing 2019-07-23 14:36:42上传 VHD文件 1.74KB 热度 37次 VHDL程序，使能后产生四个信号，分别包含固定延时和差额延时。使用时需先建立一个内部乘法器，乘数固定（即延时单位）。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-23 14:36:42 不错还可以 码姐姐匿名网友 2019-07-23 14:36:42 下载下来之后，想到了办法，这个一直没看，同样谢谢 发表评论
不错还可以
下载下来之后，想到了办法，这个一直没看，同样谢谢