全数字锁相环路的设计的资料和源程序

Name: 全数字锁相环路的设计的资料和源程序
Rating: 4.5 (56 reviews)
Author: u86333

上传者：u86333 2019-07-18 05:46:30上传 PDF文件 137.13KB 热度 56次

全数字锁相环路的设计的资料和源程序，真的很好。。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

全数字锁相环路的设计的资料和源程序

全数字锁相环路的设计的资料和源程序，真的很好。。

大小：0B | 2019-07-18 05:46:30
基于FPGA的全数字锁相环路的设计

基于FPGA的全数字锁相环路的设计

大小：424.18 KB | 2022-07-16 23:03:37
全数字锁相环路的详细设计实现dll

大小：0B | 2019-01-15 05:49:14
FPGA可编程全数字锁相环路的实现

锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用,特别是在数字通信的调制解调...

大小：498KB | 2020-08-19 10:49:39
EDA PLD中的基于FPGA的全数字锁相环路的设计

摘要: 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想,并用...

大小：145KB | 2020-12-13 04:14:55
集成锁相环路

锁相环基础知识，集成锁相环路。锁相环精品课件

大小：0B | 2019-07-18 05:46:18
锁相环路分析

锁相环路分析、电子技术,开发板制作交流

大小：231KB | 2021-05-12 06:05:50
基于FPGA可编程的全数字锁相环路的实现

锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用,特别是在数字通信的调制解调...

大小：86KB | 2020-08-11 13:15:46
锁相环路的工作原理

锁相环路的工作原理及详解

大小：442KB | 2020-07-22 14:42:27
锁相环路的特性及其应用

锁相环路(Phase Lock Loop,PLL)是一种自动相位控制(APC)系统,是现代电子系统中...

大小：0B | 2020-10-27 16:43:10
数字锁相环路原理与应用PDG

数字锁相环教材，刚开始接触数字锁相环的同行可以参考一下，入门教程。

大小：0B | 2019-07-18 05:46:33
采用VHDL的嵌入式数字锁相环路设计

采用VHDL的嵌入式数字锁相环路设计、电子技术,开发板制作交流

大小：212KB | 2021-02-22 07:18:15
锁相环路的基本工作原理.pdf

锁相环路的基本工作原理,教全面的一个介绍锁相环的文档。对理解锁相环有很大帮助PLLu1i〔tuo(t...

大小：969KB | 2020-07-29 06:41:32
2048kHz锁相环路设计.pdf

2048kHz锁相环路设计邮电第五研究所李忠文所写关键词锁相环路相位抖动

大小：0B | 2020-06-14 05:53:05
锁相环路PLL电路设计实例

锁相环路(PLL)电路设计实例

大小：0B | 2020-05-08 09:12:41
锁相环路工作原理pdf文件

锁相环路PLL是一个能够跟踪输入信号位相变化,以消除频率误差为目的的闭环自动控制系统,锁相环路PLL...

大小：0B | 2019-07-18 05:46:27