基于VHDL的多功能数字钟的设计

Name: 基于VHDL的多功能数字钟的设计
Rating: 4.5 (55 reviews)
Author: m662932977

上传者：m662932977 2018-12-25 19:59:54上传 CAJ文件 68.95KB 热度 55次

数字钟是一种用数字电路技术实现时、分、秒计时的装置，传统数字钟的设计过程要经过设计方案提出、方案验证和修改 3 个阶段。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于VHDL的多功能数字钟设计

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机...

大小：0B | 2018-12-25 19:59:30
基于VHDL的多功能数字钟

大小：0B | 2019-01-06 02:32:12
基于VHDL的多功能数字钟的设计

数字钟是一种用数字电路技术实现时、分、秒计时的装置，传统数字钟的设计过程要经过设计方案提出、方案验证...

大小：0B | 2018-12-25 19:59:54
EDA设计基于VHDL的多功能数字钟

EDA课程设计，VHDL硬件描述语言，数字钟，多功能，正数，倒数，单键置数等

大小：0B | 2019-12-30 02:13:50
VHDL设计多功能数字钟

数字逻辑课程设计报告，实现多功能数字钟的设计，功能：计时,并且可以24小时制和12小时制转换，闹钟，...

大小：0B | 2019-08-01 22:09:15
VHDL多功能数字钟设计

大小：0B | 2018-12-07 17:12:15
基于VHDL的多功能数字钟的设计pdf

大小：0B | 2019-03-07 23:43:23
VHDL多功能数字钟

大小：0B | 2019-03-09 22:50:55
给予VHDL的多功能数字钟设计

大小：0B | 2019-01-22 20:47:39
多功能数字钟数字钟VHDL语言

大小：0B | 2018-12-07 17:12:18
基于FPGA设计多功能数字钟VHDL程序

多功能数字钟VHDL程序本文所设计的数字钟具有通过reset键对时、分、秒调整功能.该设计分为六个部...

大小：0B | 2019-05-15 06:42:53
多功能数字钟的设计

利用EDA工具设计一个多功能的数字钟具有分秒显示功能具有清零功能具有校正功能可用quarte...

大小：358KB | 2020-09-11 07:50:19
基于VerilogHDL设计的多功能数字钟

大小：0B | 2019-01-14 04:49:37
基于FPGA多功能的数字钟设计

该程序是基于FPGA多功能的数字钟设计，具备了常用的功能，比如时分秒的记时，还有闹钟

大小：0B | 2018-12-26 01:44:46
基于QuartusII的多功能数字钟设计

大小：0B | 2018-12-07 17:12:18
基于FPGA的多功能数字钟设计

该程序是用VHDL语言编写的，具有数字钟最基本的功能

大小：0B | 2018-12-26 01:44:49