12 24小时数字时钟VHDL设计

Name: 12 24小时数字时钟VHDL设计
Rating: 4.5 (52 reviews)
Author: sharefa

上传者：sharefa 2018-12-25 18:01:11上传 TXT文件 6.88KB 热度 52次

基本功能完全具备，仿真波形你大可自己编译，程序段都是对的，希望对您有用

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

1224小时数字时钟VHDL设计

基本功能完全具备，仿真波形你大可自己编译，程序段都是对的，希望对您有用

大小：0B | 2018-12-25 18:01:11
1224小时数字时钟设计

基于VHDL语言的12、24小时数字时钟设计，完整的程序，下载即可用。

大小：0B | 2019-05-15 16:18:31
24小时数字钟VHDL程序代码

1、24小时计数显示；2、具有校时功能（时，分）；附加要求：1、实现闹钟功能（定时，闹响）；

大小：0B | 2019-07-27 22:58:27
24小时时钟VHDL语言

大小：0B | 2019-01-07 14:51:13
12小时数字钟

12小时数字钟课程报告基于FPGA的vhdl语言设计

大小：0B | 2019-05-15 23:48:48
24小时制数字时钟设计.rar

压缩包内包含三个文件，皆是经过quartus软件仿真验证无误的。其中clock_60为可启动/暂停、...

大小：0B | 2019-06-01 04:03:58
24小时制时钟VHDL程序FPGA

24-hour clock VHDL program (FPGA)

大小：0B | 2019-06-21 23:19:59
74ls190简单同步24小时数字时钟

设计简单74ls90同步⑩进制计数，可添加额外功能，扩充比较广

大小：0B | 2018-12-25 18:31:41
24小时制数字时钟显示

基于89c51的设计仿真，文件里面有报告，有仿真图，有hex文件。

大小：0B | 2019-07-07 04:52:37
VHDL语言实现24小时时钟

在Xilinx的Spartan-3e上调试成功，并下载测试过，里面包含管脚分配，能实现调时，调分，并...

大小：0B | 2019-07-20 03:22:18
基于FPGA用VHDL语言设计的12小时制时钟

大小：0B | 2019-01-14 09:42:39
vhdl整点报时数字时钟

用vhdl语言编写的数字时钟，可以挣点报时，报时为一段音乐，可以任意调节分和调时。

大小：0B | 2019-06-04 16:18:32
24小时时钟表电路设计

24小时时钟表电路设计

大小：1.05MB | 2020-08-21 18:43:26
24小时数字钟multisim仿真原理图

武汉理工大学数电实验关于24小时计时器数字钟的设计的multisim仿真的原理图

大小：0B | 2018-12-28 20:17:03
24小时可调时钟显示程序

24小时可调时钟显示程序在代码中有一些使用技巧。

大小：0B | 2020-06-02 15:55:06
24小时进制电子时钟

大三课程设计努力的结果,希望大家分享设计要求:由振荡器输出稳定的高频脉冲信号作为时间基准,经分频振...

大小：127KB | 2020-08-16 12:15:57