用Verilog HDL 设计的MIPS32位CPU 上传者：floned 2019-07-15 00:11:22上传 RAR文件 1.79MB 热度 51次 这是一个学生用VerilogHDL设计的一个完整的MIPSCPU，结构清晰，设计思想非常专业，具有较高的学习参考价值。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-15 00:11:22 做的还可以 就是不太看得懂 我还要多家学习 码姐姐匿名网友 2019-07-15 00:11:22 还不错，内容上还可以再补充补充 码姐姐匿名网友 2019-07-15 00:11:22 能不能在加上中断程序 码姐姐匿名网友 2019-07-15 00:11:22 文件整体不错，但还需详细一点，不容易看懂 码姐姐匿名网友 2019-07-15 00:11:22 额，还行吧，不过没做流水线 码姐姐匿名网友 2019-07-15 00:11:22 如果能够再附有注释部分就更好了 码姐姐匿名网友 2019-07-15 00:11:22 虽然下载下来了，不过最后还是决定完全自己写，所以没有看里面的内容 码姐姐匿名网友 2019-07-15 00:11:22 终于找到一个用Verilog写的CPu了 码姐姐匿名网友 2019-07-15 00:11:22 文件说明太少啊，看不太懂，如果能做多一些的说明就更好了。 码姐姐匿名网友 2019-07-15 00:11:22 估计是别人写出来的代码，自己直接拿过来了，反正看不太懂 发表评论 floned 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
做的还可以 就是不太看得懂 我还要多家学习
还不错，内容上还可以再补充补充
能不能在加上中断程序
文件整体不错，但还需详细一点，不容易看懂
额，还行吧，不过没做流水线
如果能够再附有注释部分就更好了
虽然下载下来了，不过最后还是决定完全自己写，所以没有看里面的内容
终于找到一个用Verilog写的CPu了
文件说明太少啊，看不太懂，如果能做多一些的说明就更好了。
估计是别人写出来的代码，自己直接拿过来了，反正看不太懂