单双精度除法器实现

Name: 单双精度除法器实现
Rating: 4.5 (46 reviews)
Author: zhoushiyong

上传者：zhoushiyong 2019-07-12 15:55:10上传 PDF文件 341.69KB 热度 46次

关于单精度和双精度浮点数除法器的硬件设计，可以参考

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

单双精度除法器实现

关于单精度和双精度浮点数除法器的硬件设计，可以参考

大小：0B | 2019-07-12 15:55:10
改进的Goldschmidt双精度浮点除法器

针对嵌入式处理器对面积要求极为苛刻的特点,提出了一种改进的基于Goldschmidt算法的双精度浮点...

大小：662KB | 2021-02-01 20:37:11
高精度除法器verilog

自写的高精度除法器 18位输入36位输出

大小：0B | 2018-12-20 21:54:32
vhdl可调精度除法器

大小：0B | 2019-03-07 04:51:59
基于SRT和Restoring算法的双精度浮点除法器设计

大小：0B | 2019-02-15 05:16:21
fpga实现除法器

fpga实现除法器固定除数的除法器学习fpga的实验代码

大小：0B | 2019-05-31 10:03:56
乘法器除法器实现

乘法器除法器的相关知识总结，供计算机组成复习用

大小：0B | 2019-07-07 00:00:11
除法器的Verilog实现

包含有符号除法器以及无符号除法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和...

大小：0B | 2018-12-20 21:55:19
verilog除法器

verilog除法器。已经调试。写的不错

大小：0B | 2019-09-09 15:33:57
移位除法器

verilog写的移位除法器，最简单的除法器，没有任何优化

大小：0B | 2018-12-20 21:39:17
vhdl除法器

任意正整数的快速除法器属于电子器件技术领域。主要解决现有除法器运算速度慢、元器件多的问题。技术要点是...

大小：0B | 2019-05-28 01:22:07
fpga实现4位除法器

运用加减交替法，通过输入4位被除数以及4位除数，从而输出4位的商。

大小：0B | 2019-05-04 20:39:19
并行串行除法器

并行/串行除法器，又叫做迭代除法，得出商和余数，可以高速运行，完成时间由数据位宽决定

大小：0B | 2020-06-01 22:07:53
基于VHDL除法器

基于VHDL除法器

大小：0B | 2019-07-10 16:37:38
16位除法器

16位除法器设计，已经通过验证，能直接使用希望对大家有用。

大小：0B | 2019-05-28 01:21:44
除法器IP verilog

手写的除法器IP,没有调用vivado IP核,占用资源极少,经测试可用...包含两个verilog...

大小：2KB | 2020-10-19 07:21:34