组成原理课程设计(组合逻辑控制器)

简单的微处理器的整体设计分成控制器和数据通路。为了简化处理器的设计，我们假定只有一条总线，且总线和所有数据通路组件的宽度都为8位。由于单总线可能会被许多不同的组件驱动，每个组件需要使用三态缓冲器以确保在任一时刻仅有一个组件能将有效数据送至总线上。我们用一个时钟驱动所有的时序块以确保设计完全同步