基于VHDL语言的数字频率计的设计与仿真 上传者：thegavin 2019-07-09 22:20:36上传 PDF文件 536.69KB 热度 34次 EDA技术中期作业，自己做的，基于VHDL语言的数字频率计的设计与仿真报告，报告内有源代码及仿真截图，经仿真完全实现了功能。供大家学习及参考。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-09 22:20:36 我要文件源码！！！ 码姐姐匿名网友 2019-07-09 22:20:36 4档自动可调，范围倒是符合，对我来说有点复杂难懂 码姐姐匿名网友 2019-07-09 22:20:36 还可以吧，要是工程就好了 码姐姐匿名网友 2019-07-09 22:20:36 很好，正是我所需要的。 发表评论
我要文件源码！！！
4档自动可调，范围倒是符合，对我来说有点复杂难懂
还可以吧，要是工程就好了
很好，正是我所需要的。