电子线路设计实验 时钟 VHDL EDA技术 DE0开发板 上传者:Leon_Ye 2019-07-09 02:14:51上传 ZIP文件 2.85MB 热度 31次 电子线路设计实验时钟VHDLEDA技术DE0开发板能够实现调整时间,显示时间,整点报时等功能,使用QuartusII软件进行编辑调试,不同的实验板可能所要的具体的才程序不同,但是思想是一样的,模块也不会有很大的差别,只是具体的引脚分配有不同吧,只要认真看下程序,修改一下就不会有问题的。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-09 02:14:51 资源还行,很好用 码姐姐匿名网友 2019-07-09 02:14:51 不错,很详细 发表评论
资源还行,很好用
不错,很详细