电子线路设计实验 时钟 VHDL EDA技术 DE0开发板 上传者:Leon_Ye 2019-07-09 02:14:51上传 ZIP文件 2.85MB 热度 17次 电子线路设计实验时钟VHDLEDA技术DE0开发板能够实现调整时间,显示时间,整点报时等功能,使用QuartusII软件进行编辑调试,不同的实验板可能所要的具体的才程序不同,但是思想是一样的,模块也不会有很大的差别,只是具体的引脚分配有不同吧,只要认真看下程序,修改一下就不会有问题的。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-09 02:14:51 资源还行,很好用 码姐姐匿名网友 2019-07-09 02:14:51 不错,很详细 发表评论 Leon_Ye 资源:8 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com
资源还行,很好用
不错,很详细