16BITS比较器的VHDL仿真

Name: 16BITS比较器的VHDL仿真
Rating: 4.5 (51 reviews)
Author: play_kid

上传者：play_kid 2019-07-08 07:12:25上传 PDF文件 144.97KB 热度 51次

16位比较器的VHDL仿真实例，包含比较器源码，仿真代码和仿真图

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-07-08 07:12:25

写的一般还可以更加优化一点

16BITS比较器的VHDL仿真

16位比较器的VHDL仿真实例，包含比较器源码，仿真代码和仿真图

大小：0B | 2019-07-08 07:12:25
vhdl比较器

大小：0B | 2018-12-08 23:48:57
VHDL比较器设计

使用QUARTUSII打开，供VHDL初学者参考。代码是比较器设计中考虑较全面的，检测程序可以自己改...

大小：0B | 2019-05-16 04:38:54
比较器仿真

比较器各项参数指标的仿真设计！可以用于比较器设计优化与设计！

大小：0B | 2019-07-08 07:11:55
数据比较器VHDL PPT

数据比较的PPT，用VHDL语言进行设计的数据比较器

大小：0B | 2019-07-25 20:50:12
vhdl三值比较器

找了很久的三字比较器，没找到。自己弄的一个

大小：0B | 2019-09-18 19:20:06
仿真比较器的offset

Simulator comparator offset

大小：0B | 2019-06-27 15:35:45
比较器.docxeda比较器的源代码和仿真结果

里面是eda比较器的源代码和仿真结果，如果大家有什么问题的话，可以联系我

大小：0B | 2019-07-06 00:46:47
四位比较器VHDL

一个较为适合初学者（CPLD\FPGA）的VHDL语言程序

大小：0B | 2019-05-16 04:38:55
48000采样率16bits双声道PCM

网上找了很多，只找到一份，很感谢哪位分享的前辈。但是他的那份pcm听起来不适合我用，我就自己录了一段...

大小：0B | 2019-08-04 01:58:11
Verilog实现16bits有符号型乘法_1.zip

博文《Verilog实现16bits*16bits有符号型乘法(1)》的源代码

大小：3KB | 2020-08-30 19:22:24
48000采样率双声道16bits pcm文件

我的另一个却是不是很好，这个直接录得原声，只有十几秒，足够了

大小：0B | 2019-06-04 15:33:26
简单电压比较器_迟滞比较器_窗口比较器

非常好的资料，学习和设计都很有帮助的。详细讲述了比较强和参数计算。

大小：0B | 2019-05-19 20:57:50
文件比较器文档比较器

文件比较器，文档比较器，可以比较文件夹，文档等，方便调试

大小：0B | 2019-05-13 14:32:48
滞回电压比较器仿真

滞回电压比较器的仿真，利用multisim软件进行制作。可以被大多数工科学生所使用

大小：0B | 2019-07-08 12:49:59
LM324比较器仿真

LM324做比较器，可达到100KHZ左右，若用做到更高频率，还是用直接用运放搭比较好

大小：60KB | 2020-07-17 22:13:33