存储器实验.rar

设计一个8位计算机的主存储器，地址线和数据线均为8位。该主存由连个独立的存储器构成：数据存储器DMemory，存储空间为0~127;指令存储器IMemory，存储空间为128~255.控制台可以手工方式向数据总线D-BUS输送8位数据。所有控制信号的含义参照TEC-5模型计算机。二、设计要求（1）两个存储器均采用2114静态存储器芯片构成。（2）DMemory为可读写存储器，数据端口连接数据总线D-BUS。地址总线由地址寄存器AR给出。（3）IMemory也为可读写存储器，写入时，数据总线连接D-BUS；读出时，数据总线连接指令总线I-BUS。地址总线由程序计数器PC给出。（4）能够正确设计IMemory读出和写入的控制信号