eetop.cn_基于 FPGA的多路高速串并转换器设计

Name: eetop.cn_基于 FPGA的多路高速串并转换器设计
Rating: 4.5 (39 reviews)
Author: qq_92122

上传者：qq_92122 2019-06-23 14:14:38上传 PDF文件 1.01MB 热度 39次

eetop.cn_FPGA-based multi-channel high-speed serial-to-parallel converter design

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

eetop.cn_基于FPGA的多路高速串并转换器设计

eetop.cn_FPGA-based multi-channel high-speed seria...

大小：0B | 2019-06-23 14:14:38
基于FPGA的多路高速串并转换器设计

基于FPGA的多路高速串并转换器设计,内部提供了代码

大小：0B | 2019-05-01 12:35:07
4位串并转换器

4位串并转换器

大小：0B | 2019-05-13 16:51:11
高速串并转换

基于高速LVDS的串并转换电路设计与研究_李伟伟，对串并转换有较好帮助

大小：0B | 2020-03-11 19:34:14
FPGA串并转换设计技巧

打包压缩的包括：FPGA设计的四种常用思想与技巧.pdf一些提高fpga运行速度的方法.doc用VE...

大小：0B | 2019-05-13 16:51:23
串并转换通过多通道串并转换器将多个同步串行数据流转换为并行数据

串并转换通过多通道串-并转换器将多个同步串行数据流转换为并行数据

大小：28.388 KB | 2023-02-05 10:41:41
eetop.cn_基于FPGA之低速协议设计实验手稿及源码.rar

基于FPGA之低速协议设计实验手稿及源码,包含原理及代码 IIC , ps2 , SPI , uar...

大小：2.21MB | 2021-01-03 18:41:53
多通道串并转换器多个同步串行数据流转换为并行数据

通过多通道串-并转换器将多个同步串行数据流转换为并行数据

大小：0B | 2019-12-29 00:23:10
eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究

eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究

大小：0B | 2018-12-09 15:12:47
8-4串并转换基于FPGA

大小：0B | 2019-01-10 20:33:37
FPGA串并转换代码verilog

FPGA串并转换代码(verilog)可用.

大小：0B | 2019-05-27 18:16:17
FPGA乒乓操作及串并转换设计篇

大小：0B | 2019-03-30 09:39:25
轻松实现eetop.cn_轻松实现高速串行I_O

本书提供的信息是“初级信息”，不用于设计目的。Xilinx目前所提供的设计、编码或信息仅限于此。Xi...

大小：0B | 2019-10-03 08:24:55
串并转换Verilog代码设计

自己编写的串并转换verilog代码，经过Modelsim软件仿真，验证了设计的正确性。

大小：0B | 2019-05-13 16:51:12
菜鸟初入FPGA之串并转换

本文章是关于FPGA之串并转换。

大小：45KB | 2020-08-08 17:28:28
我与FPGA的恋爱之串并转换

本文章是关于串并转换的相关程序。

大小：46KB | 2020-08-08 17:28:35