FPGA_veriog_Quartus_DDS 上传者：yjitxvtkd 2019-06-23 06:44:23上传 RAR文件 10.88MB 热度 49次 用quartus13.1写的代码，DDS信号发生器模块，里面有详细注释，原理解释。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-23 06:44:23 感觉挺不错的 发表评论
感觉挺不错的