使用verilog实现基于FPGA的UART串口收发模块

Name: 使用verilog实现基于FPGA的UART串口收发模块
Rating: 4.5 (65 reviews)
Author: zhaohuazhe95882

上传者：zhaohuazhe95882 2019-06-05 10:41:27上传 RAR文件 3.47KB 热度 65次

使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

使用verilog实现基于FPGA的UART串口收发模块

使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立

大小：0B | 2019-06-05 10:41:27
uart串口通信收发fpga实现

通过Verilog实现了RS232串口通信功能，包括串口的接收和发送，并给出了详细的注释，易于代码的...

大小：0B | 2019-07-07 23:29:48
uart串口收发模块

简化的uart收发模块,可以带缓冲区,并附有例化实例

大小：0B | 2019-09-30 21:10:52
UART串口收发Verilog VHDL程序

UART串口收发实验程序：CPLD实时监控RS232_RX信号是否有数据，若接收到数据，则把接收到的...

大小：0B | 2019-05-07 12:36:12
verilog程序实现uart收发

串口收发功能，用verilog语言写的，实用fifo作为缓存

大小：0B | 2019-09-20 23:13:31
UART串口模块代码verilog

大小：0B | 2019-01-12 22:49:01
FPGA UART串口通信Verilog实现及应用

FPGA 开发里的 UART 串口通信，蛮常见但也容易踩坑。这个 Verilog 源码挺简洁的，接线...

大小：573.28KB | 2025-07-02 02:47:36
基于verilog的串口接收发送模块

这是verilog的串口，收发功能，代码已经通过测试，适合初学者

大小：0B | 2019-09-05 02:06:43
基于Verilog简易UART的FPGA CPLD实现

测试平台:MACHXO640可编程语言:Verilog随机测试:是波特率:9600误码率:&...

大小：57KB | 2020-10-27 12:36:32
基于FPGA的UART设计的Verilog实现程序

基于FPGA的UART设计的Verilog实现程序，对UART的实现采用veriolg来实现。

大小：0B | 2018-12-09 14:57:34
FPGA串口收发Verilog源码程序

该Verilog源码程序适用于FPGA串口收发，支持RS232和RS422，可灵活修改波特率、数据位...

大小：286.2KB | 2024-04-23 03:11:28
Verilog FPGA UART串口控制器

用verilog实现的FPGA UART串口控制器,包含全部源代码和使用手册。非常好用。

大小：249KB | 2020-08-21 05:58:39
fpga设计串口通信UART模块

fpga设计串口通信UART模块验证过的

大小：0B | 2019-05-07 12:33:33
基于FPGA的串口UART设计

基于FPGA的串口UART设计附设计框架和设计源码

大小：376.75KB | 2023-02-08 07:03:46
FPGA Verilog 串口收发+流水灯程序

大小：0B | 2019-03-17 22:11:45
基于verilog hdl 的uart串口程序

大小：0B | 2019-03-17 22:12:01