Verilog DS18B20 上传者:wonjohnny 2018-12-24 21:12:14上传 V文件 23.25KB 热度 105次 FPGA 或者CPLD 驱动DS18B20 Verilog代码,三个状态机实现,结构简单稳定 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论