基于Verilog语言的可预置加减计数器的设计

Name: 基于Verilog语言的可预置加减计数器的设计
Rating: 4.5 (41 reviews)
Author: u864169072

上传者：u864169072 2018-12-21 13:37:00上传 PDF文件 217.16KB 热度 41次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog语言的可预置加减计数器的设计

基于Verilog语言的可预置加减计数器的设计

大小：0B | 2018-12-21 13:37:00
可预置的8位计数器程序

基于单片机的可预置的8位计数器程序,附有详细的说明及源程序

大小：19KB | 2020-12-11 09:53:56
可预置可逆4位计数器

文章是利用AT89S51单片机来设计可预置可逆4位计数器。

大小：39KB | 2020-09-20 20:21:08
加减计数器

十进制步进加减计数器制作

大小：0B | 2020-05-22 14:52:12
Verilog语言编写的计数器程序

这是一个基于Verilog语言编写的计数器程序，能够完成数值的累加以及显示当前计数值。Verilog...

大小：2.07MB | 2023-04-12 22:33:57
verilog加减法置数计数器

verilog硬件描述加减法可置数计数器

大小：0B | 2019-04-26 17:55:34
Verilog计数器的设计与实现

使用Verilog语言设计一个4位的上下计数器，该计数器能够实现自动计数、递增、递减和保持当前值四种...

大小：312.24KB | 2023-03-14 02:07:05
verilog实现计数器设计

大小：0B | 2019-02-18 15:43:23
周计数器Verilog设计

用Verilog语言编写的周计数器模块以及测试模块

大小：1KB | 2021-04-27 14:53:08
verilog计数器

最简单的入门级verilog程序计数器的写法有很多这只是其中的一种领会思想即可自己编写

大小：0B | 2020-05-13 23:29:24
基于51单片机的可预置可逆4位计数器仿真

与大家一起分享，基于51单片机的可预置可逆4位计数器仿真。

大小：0B | 2019-06-04 09:57:11
单片机可预置可逆4位计数器

利用AT89S51单片机的P1.0-P1.3接四个发光二极管L1-L4,用来指示当前计数的数据;用P...

大小：84KB | 2020-09-20 20:15:42
基于单片机的加减计数器设计方案

一个基于单片机的加减计数器设计方案，用户可以通过简单的按键操作实现加一、减一、自动计数和调节速度等功...

大小：245.07KB | 2023-03-29 21:19:58
基于AT89S51单片机设计的可预置可逆4位计数器

基于AT89S51单片机设计的可预置可逆4位计数器并且配有proteus仿真模拟

大小：0B | 2018-12-21 13:37:17
verilog编写的015计数器

verilog编写的0-15计数器

大小：0B | 2020-05-13 23:29:26
计数器verilog代码

eda简单的设计，本实例是一个16进制的计数器，适合入门者阅读！

大小：0B | 2018-12-25 14:14:32