VHDL实验4 _七段数码管译码扫描显示

Name: VHDL实验4 _七段数码管译码扫描显示
Rating: 4.5 (55 reviews)
Author: nsprd

上传者：nsprd 2019-05-31 20:04:24上传 DOC文件 1.32MB 热度 55次

里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-31 20:04:24

试用过，可行，不错，有帮助！

VHDL实验4_七段数码管译码扫描显示

里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.

大小：0B | 2019-05-31 20:04:24
七段数码管显示

数码管显示实验必修的基础，单片机，嵌入式基础信息的入门级，工科男必修技能，

大小：0B | 2020-06-14 20:42:17
实验8七段数码管扫描显示实验.docx

EDA技术及应用课程相关实验:七段数码管扫描显示实验

大小：40KB | 2021-03-16 15:09:10
七段数码管

大小：0B | 2019-01-02 02:01:54
七段数码管时钟显示

七段数码管时钟显示，开发平台我NIOSII8.0，而且是生成的源文件，方便。

大小：0B | 2019-07-19 09:24:42
MFC七段数码管显示

MFC七段式数码管显示

大小：0B | 2019-05-28 16:56:02
七段数码管显示电路

本代码为VHDL语言实现的七段数码管的动态显示电路，其中通过时钟计数并选择数据的输出位置（在8个数码...

大小：0B | 2020-05-18 10:51:53
vhdl七段数码管文字滚动

vhdl语言编辑的七段数码管文字滚动功能。默认显示hello，左移右移功能

大小：0B | 2020-01-24 06:27:32
4位七段数数码管显示

仪器设备：逻辑设计与FPGA实验仪一套、装有ISE的PC机一台内容：按键增加、去抖动

大小：0B | 2019-07-28 16:59:10
七段数码管接口

fpga数码管接口

大小：383KB | 2020-08-09 19:28:32
七段数码管绘制

基于python平台利用现有的turtle库实现七段数码管的绘制

大小：0B | 2019-06-05 12:31:49
七段数码管显示日期.py

七段数码管显示日期.py

大小：1KB | 2021-05-11 23:21:48
七段数码管显示器

1、通过一个七段数码管显示器的设计,让学生掌握组合逻辑电路的设计方法; 2、掌握逻辑电路的静态测试方...

大小：0B | 2020-10-28 05:23:23
verilog七段数码管

verilog写的七段数码管的显示老师布置的作业，写了好几天！刚开始学verilog

大小：0B | 2019-05-28 16:56:11
七段数码管编码

用于单片机数码管的编码计算；51单片机；数码管

大小：0B | 2018-12-28 03:07:17
proteus加80868255七段数码管显示实验

利用8255的IO控制8位七段数码管显示实验，实现显示。

大小：0B | 2019-05-14 17:52:02