FPGA 同步FIFO设计 上传者：pyonline 2019-05-28 09:34:37上传 DOC文件 99.5KB 热度 59次 因为该设计为基本同步FIFO建模设计，在设计时仅考虑了FIFO的基本操作，该设计仍存在问题，像如在同步FIFO写操作时Full_Sig和Empty_Sig信号的同时变化问题，因区别于异步FIFO，两个信号不可同时变化. 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
