32位定-浮点乘法器设计

Name: 32位定-浮点乘法器设计
Rating: 4.5 (63 reviews)
Author: xjlhihi

上传者：xjlhihi 2019-05-28 01:20:33上传 PDF文件 1.74MB 热度 63次

介绍乘法器的设计，可以看看哦，主要是关于定点和浮点的问题

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

32位定_浮点乘法器设计

介绍乘法器的设计，可以看看哦，主要是关于定点和浮点的问题

大小：0B | 2019-05-28 01:20:33
32位限位浮点数乘法器

在学习《自己设计制作CPU与单片机》这本书时，根据书中的线索在quartus II 13.1下斗出来...

大小：0B | 2018-12-27 05:46:11
浮点乘法器

浮点乘法器相关介绍，全是英文的哦！基于FPGA浮点乘法器的设置，有兴趣的看看

大小：0B | 2019-05-15 13:58:28
32位乘法器

32位并行乘法器，基于与门，全加器以及半加器实现的乘法器。

大小：0B | 2019-05-31 10:05:30
32位单浮点乘法器的FPGA实现

摘要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采...

大小：187KB | 2021-02-23 22:38:48
32位的乘法器

此代码利用移位法实现了乘法器，并且对带时钟的进行了改进，分为同步和异步两种，仿真测试没有漏洞。

大小：0B | 2019-05-28 01:20:40
32位单精度浮点乘法器的FPGA实现

32位单精度浮点乘法器的FPGA实现

大小：0B | 2019-09-07 08:37:43
32位浮点阵列乘法器的设计及算法比较

Design and Algorithm Comparison of 32-Bit Floating...

大小：0B | 2019-06-22 14:32:02
FPGA浮点乘法器源码

verilog语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算，里面调...

大小：0B | 2019-05-07 06:43:17
3位乘法器设计

大小：0B | 2019-01-02 04:14:09
FPGA64位浮点乘法器代码

代码很全面，准确度高，可以在板上实现。

大小：0B | 2019-05-07 06:43:58
32位DSP乘法器分析与设计

衡量DSP(数字信号处理器)芯片性能的一个重要指标是单位时间内能够完成乘累加操作的数量。乘累加速度的...

大小：0B | 2020-05-19 15:13:41
16位乘法器

大小：0B | 2019-01-20 06:05:12
浮点数乘法器verilog

浮点数乘法器,verilog,可直接综合

大小：0B | 2018-12-28 17:13:37
verilog实现32位无符号乘法器和带符号乘法器

包含MULT、MULTU的v文件以及对应的testbank文件,代码带注释。

大小：3KB | 2021-05-13 20:35:53
4位乘法器的设计

4位二进制乘法器电路

大小：0B | 2019-07-29 13:13:37