基于FPGA的verilog实现8位到16位汉明码编码

Name: 基于FPGA的verilog实现8位到16位汉明码编码
Rating: 4.5 (59 reviews)
Author: xcsdw

上传者：xcsdw 2019-05-28 01:18:38上传 NONE文件 639B 热度 59次

基于Cyclone,通过verilog语言实现8位数据转16位的汉明码。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-28 01:18:38

这也太简单了点吧

基于FPGA的verilog实现8位到16位汉明码编码

基于Cyclone,通过verilog语言实现8位数据转16位的汉明码。

大小：0B | 2019-05-28 01:18:38
基于FPGA的汉明码的编码与解码的实现Verilog代码

基于FPGA的汉明码的编码与解码的实现，Verilog代码，Modelsim仿真

大小：0B | 2019-04-29 10:17:53
Verilog汉明码

计算机结构与逻辑设计课程，基于Verilog的汉明码设计。

大小：0B | 2019-05-28 19:29:56
基于Cyclon的verilog实现汉明码解码

通过verilog语言实现汉明码的解码，并已经通过调试，在Cyclon的实验板上调试成功~~希望能对...

大小：0B | 2019-04-29 10:21:14
Verilog汉明码编码与译码设计

使用m序列发生器产生输入信号，经过串并转换为汉明码编码器的输入，生成汉明码编码。随机产生错误，在汉明...

大小：7.27KB | 2023-06-08 04:57:13
汉明码编码

hamming的编码数码管点亮

大小：0B | 2019-07-11 07:25:39
Verilog汉明码的实现与应用

利用Verilog语言编写汉明码的编解码程序，采用m序列发生器产生输入信号，通过串并转换输入到汉明码...

大小：3.33KB | 2023-06-08 04:56:22
基于汉明码的信道编码

大小：0B | 2019-02-14 22:43:39
汉明码在FPGA上的实现

用FPGA技术实现汉明码的编码与译码设计

大小：0B | 2018-12-09 11:10:52
Verilog HDL汉明码校验

用VERILOGHDL编写的通信中常用的汉明码的编码和解码方法，测试软件为QUARTUSII。

大小：0B | 2020-05-13 21:29:42
python编写生成7位的汉明码

用python编写7位的汉明码,原理是利用矩阵G(用于生成的汉明码的矩阵)与输入的2进制数相乘生成汉...

大小：526B | 2020-08-20 06:07:57
C++实现7.4汉明码编码

实现编码课程中经典编码7.4汉明码的代码实现

大小：0B | 2019-05-31 12:24:00
汉明码的编码与译码

刚编的有兴趣的自己看看吧

大小：0B | 2019-07-05 22:45:27
73汉明码编码思路

简单的介绍了7-4汉明码的C++编码的思路

大小：0B | 2020-04-03 01:23:57
16位有余除法器的fpga实现verilog

16位有余除法器的fpga实现（verilog）代码modulediv_uu(clk,rst,clk...

大小：0B | 2019-04-29 03:40:25
verilog实现16位cpu

大小：0B | 2018-12-08 09:03:29