一个简单双核CPU的verilog实现（加中断、异常处理，已通过实验箱验证）
一个简单双核CPU的verilog实现（加中断、异常处理已通过实验箱验证）可以实现双核交替访存，提高访问存储器效率，同时可以通过内存数据区实现双核数据的共享。
下载地址
用户评论
一点说明不给看的太费力了！
功能有点强大了，初学者不适合
只是程序看不懂，希望有说明啊！！！
没有结构图和指令集说明 不太方便